home *** CD-ROM | disk | FTP | other *** search
/ Acorn Risc Technologies StrongARM CD-ROM / Acorn Risc Technologies StrongARM CD-ROM.iso / ftp / documents / appnotes / 031_045 / 035c / Text
Encoding:
Text File  |  1993-08-02  |  10.3 KB  |  256 lines
  1. 3rd August 1992
  2. -----------------------------------------------------------------------------
  3. Support Group Application Note 
  4. Number: 035
  5. Issue: 1 
  6. Author: D J Bell
  7. -----------------------------------------------------------------------------
  8.  
  9. BBC Master 128 Cartridge Interface
  10.  
  11. -----------------------------------------------------------------------------
  12. Applicable Hardware: BBC Master 128
  13.  
  14. Related Application Notes:
  15.  
  16.  
  17. -----------------------------------------------------------------------------
  18. Copyright (C) Acorn Computers Limited 1992
  19.  
  20. Every effort has been made to ensure that the information in this leaflet is 
  21. true and correct at the time of printing. However, the products described in
  22. this leaflet are subject to continuous development and improvements and
  23. Acorn Computers Limited reserves the right to change its specifications at
  24. any time. Acorn Computers Limited cannot accept liability for any loss or
  25. damage arising from the use of any information or particulars in this
  26. leaflet. ACORN, ECONET and ARCHIMEDES are trademarks of Acorn Computers
  27. Limited.
  28. -----------------------------------------------------------------------------
  29. Support Group
  30. Acorn Computers Limited
  31. Acorn House
  32. Vision Park
  33. Histon
  34. Cambridge       CB4 4AE
  35. -----------------------------------------------------------------------------
  36.  
  37.  
  38. This application note details the Cartridge Interface on the Master Series
  39. machines with differences for operation with the Electron Plus 1 noted where
  40. relevant.
  41.  
  42. Abbreviations
  43.  
  44. Abbreviations are used in this Note as follows:
  45.         A/L     Active Low
  46.         O/C     Open Collector output
  47.         CMOS    Complementary-symmetry Metal Oxide Semiconductor
  48.         CPU     Central Processor Unit ie, the microprocessor
  49.         TTL     Transistor-Transistor Logic
  50.         &       A hexadecimal number follows
  51.         n       As a signal prefix means Active Low output (A/L)
  52.         PCB     Printed Circuit Board
  53.         NMOS    Nitride-layer Metal Oxide Semiconductor
  54.  
  55.  
  56. Cartridge Orientation
  57.  
  58. The cartridge pinning in the Master Series machine is arranged as follows:
  59.  
  60. (Draw File 'PinOut')
  61.  
  62.  
  63. Components are normally mounted onto Side A of the PCB within the cartridge.
  64.  
  65.  
  66. Pinout
  67.  
  68. Pins are described viewed from "within" the cartridge ie, an "Input" is an
  69. input to the cartridge.  An "output" is an output to the computer.
  70.  
  71. SIDE A
  72. 1       +5V - Logic power supply.
  73.         150mA max in a Master with co-processor fitted and with disk drives.  
  74.         50mA max in an Electron Plus 1.
  75.  
  76. 2       nOE - Output Enable.                    Input from A/L CMOS level.
  77.         Low during PH12 period of system clock.  It is intended to switch on
  78.         the output buffers of cartridge memory devices.  It is not
  79.         guaranteed low at other times.
  80.  
  81. 3       nRST - System Reset.                    Input from A/L CMOS level.
  82.         Low during a system reset.  It is not synchronised to any clock.
  83.  
  84. 4       CSRW - Chip Select - Read/Write.                Input from CMOS level.
  85.         Master - Changes function according to the memory region that the
  86.         CPU is addressing. During accesses to &FC00 through &FEFF it is
  87.         equivalent to the CPU Read/Write line during nPH12.  For all other
  88.         accesses it is an Active High chip select for memory devices. It is
  89.         not guaranteed low at other times.
  90.         Electron - CPU Read/Write line.
  91.  
  92. 5       A8 - Address line 8.                    Input from TTL level.
  93.  
  94. 6       A13 - Address line 13                   Input from TTL level.
  95.  
  96. 7       A12 - Address line 12                   Input from TTL level.
  97.  
  98. 8       PH12 - CPU clock.                       Input from CMOS levels.
  99.         Computer's PH12 output.
  100.  
  101. 9       -5V - Negative supply voltage.
  102.         20mA max.  This -5V may not be available on all Acorn Cartridge
  103.         Interfaces.  To ensure compatibility, negative voltages should be
  104.         generated within the Cartridge if required.
  105.  
  106. 10      CSYNC/MADET
  107.         Master - There are two functions dependent upon link 12 in the
  108. computer:
  109.         E/nB - the default function.  It enables cartridges to know which
  110.         machine they are plugged into.  It is connected to 0V in the Master
  111.         (and unconnected in the Electron).  Link 12 is set to position B.
  112.         CSYNC - Composite Sync.                 Input from TTL levels.
  113.         System Vertical & Horizontal sync is made available for Genlock use. 
  114.         Set Link 12 to position B.
  115.         Electron - Unconnected.
  116.  
  117. 11      RNW/READY
  118.         Master - 
  119.         R/W - Data Direction Control.           Input from TTL levels
  120.         System data buffer direction control.  If low, cartridges are being
  121.         written to; if high and selected, they may drive the bus during
  122.         PH12.
  123.         Electron - 
  124.         READY - CPU wait state control          O/C A/L output
  125.         When driven low, this line will cause the CPU to extend it's cycle
  126.         until READY is released. Only works with CMOS CPUs.  Will only work
  127.         on READ cycles with NMOS CPUs.
  128.  
  129. 12      nNMI - Non-maskable Interrupt.          O/C A/L output.
  130.         Connected to the system NMI line.
  131.  
  132. 13      nIRQ - Interrupt request.               O/C A/L output.
  133.         Connected to the system IRQ line.
  134.  
  135. 14      nINFC - Internal Page &FC               Input from TTL levels.  A/L.
  136.         Memory Active decode input.
  137.         Master - When bit IFJ in the Master ACCON register (via &FE34) is
  138.         set, all accesses to &FC00 through &FCFF will cause this select to
  139.         become active.
  140.         Electron - Not applicable.
  141.  
  142. 15      nINFD - Internal Page &FD                Input from TTL levels.  A/L.
  143.         Memory Active decode input.
  144.         Master - When bit IFJ in the Master ACCON register (via &FE34) is
  145.         set, all accesses to &FD00 through &FDFF will cause this select to
  146.         become active.
  147.         Electron - Not applicable.
  148.  
  149. 16      ROMQA - Memory paging select            Input from TTL levels.
  150.         This is the least significant bit of the ROM select latch located at
  151.         &FE30 in the Master, and at &FE05 in the Electron.
  152.  
  153. 17      Clock                                   Input/Output TTL levels.
  154.         Master - Links on the computer select one of two functions:
  155.                 a)  16Mhz Output to computer (Link DB only).
  156.                 b)  8 Mhz Input to cartridge (Link CD in addition to AB).
  157.         The user should ensure that the links are set correctly, and that
  158.         there is proper termination.   Normally only AB is linked in the
  159.         computer.
  160.         WARNING!  If Link AB in the computer is removed, the dynamic RAM
  161.         could be damaged unless a clock supply is fed into the computer AT
  162.         ALL TIMES whilst the computer is powered.  The user must ensure that
  163.         the Cartridge cannot be removed by accident and  interrupt the clock
  164.         supply.  The use of this clock facility must be at the users risk.
  165.         Electron - 16 Mhz input.
  166.  
  167. 18      nROMSTB/nCRTCRST                        TTL levels.
  168.         Master - nCRTCRST is an Active Low Output signal of the system CRTC
  169.         reset input.  It is provided for Genlock use.
  170.         Electron - nROMSTB is an Active Low Input which selects &FC73.  It
  171.         is intended to be used as a Paging Register.
  172.  
  173. 19      ADOUT - System audio output.            
  174.         Filtered output of the sum of all audio inputs to the computer.  No
  175.         significant load should be taken from this pin.
  176.  
  177. 20      AGND - Audio Ground.
  178.         The zero volt return for ADOUT.  It should be used instead of system
  179.         0V to minimise audio noise.
  180.  
  181. 21      ADIN - Cartridge audio input.
  182.         Master - An output to the computer's audio circuitry.  It "sees" an
  183.         impedance of at least  1K ohm.  Only one cartridge using this output
  184.         should be connected to the computer at one time.
  185.         Electron - This is a connection from one cartridge to another.
  186.  
  187. 22      0V - Zero volts.
  188.         System earth return for digital signals.
  189.  
  190. SIDE B
  191. 1       +5V - Logic power supply.
  192.         150mA max in a Master with co-processor fitted and with disc drives.
  193.         10mA max in an Electron Plus 1.
  194.  
  195. 2       A10 - Address line 10.                  Input from TTL levels.
  196.  
  197. 3       D3 - Data bus line 3.                   Input/Output TTL levels.
  198.  
  199. 4       A11 - Address line 11.                  Input from TTL levels.
  200.  
  201. 5       A9 - Address line 9.                    Input from TTL levels.
  202.  
  203. 6       D7 - Data bus line 7.                   Input/Output TTL levels.
  204.  
  205. 7       D6 - Data bus line 6.                   Input/Output TTL levels.
  206.  
  207. 8       D5 - Data bus line 5.                   Input/Output TTL levels.
  208.  
  209. 9       D4 - Data bus line 4.                   Input/Output TTL levels.
  210.  
  211. 10      nOE2/LPSTB - O/P Enable/Light Pen Strobe.       Input from TTL levels.
  212.         Master - With link 21 removed in the computer, this pin provides a
  213.         connection between the two cartridges.  With the link in place, the
  214.         pin forms a connection to a pull-up resistor in the computer to +5V. 
  215.         The connection is also made to the CRTC Light-Pen Strobe and
  216.         interrupt structure.
  217.         Electron - This provides an additional A/L enable for ROMs in the
  218.         Electron.  This  corresponds to ROM position 13 and responds quickly
  219.         to Service Calls.  It is low during the A/L portion of PH12.  It is
  220.         not guaranteed high at other times.
  221.  
  222. 11      BA7 - Buffered address line 7.          Input from TTL levels.
  223.         Master - This line holds addresses valid for 125nS after PH12 goes
  224.         low.
  225.         Electron - This is not buffered nor held valid for an extended
  226.         period in the Electron.
  227.  
  228. 12      BA6 - Buffered address line 6.          Input from TTL levels.
  229.         see pin 11.
  230.  
  231. 13      BA5 - Buffered address line 5.          Input from TTL levels.
  232.         see pin 11.
  233.  
  234. 14      BA4 - Buffered address line 4.          Input from TTL levels.
  235.         see pin 11.
  236.  
  237. 15      BA3 - Buffered address line 3.          Input from TTL levels.
  238.         see pin 11.
  239.  
  240. 16      BA2 - Buffered address line 2.          Input from TTL levels.
  241.         see pin 11.
  242.  
  243. 17      BA1 - Buffered address line 1.          Input from TTL levels.
  244.         see pin 11.
  245. 18      BA0 - Buffered address line 0           Input from TTL levels.
  246.         see pin 11.
  247.  
  248. 19      D0 - Data bus line 0.                   Input/Output TTL levels.
  249.  
  250. 20      D2 - Data bus line 2.                   Input/Output TTL levels.
  251.  
  252. 21      D1 - Data bus line 1.                   Input/Output TTL levels.
  253.  
  254. 22      0V - Zero volts.
  255.         Digital signal Earth return.
  256.